RDBU| Repositório Digital da Biblioteca da Unisinos
Modelo funcional de memória NAND Flash com injeção de falhas caracterizadas
- RDBU
- →
- Rede Jesuíta Brasil
- →
- Unisinos
- →
- Produção Acadêmica
- →
- Escola Politécnica
- →
- Teses e dissertações
- →
- Mestrado
- →
- PPG Engenharia Elétrica
- →
- Ver item
JavaScript is disabled for your browser. Some features of this site may not work without it.
| Autor | Lopes, Guilherme Ferreira; |
| Lattes do autor | http://lattes.cnpq.br/5353531202872378; |
| Orientador | Krug, Margrit Reni; |
| Lattes do orientador | http://lattes.cnpq.br/3524433143718420; |
| Co-orientador | Prade, Lucio Renê; |
| Lattes do co-orientador | http://lattes.cnpq.br/6011299816045062; |
| Instituição | Universidade do Vale do Rio dos Sinos; |
| Sigla da instituição | Unisinos; |
| País da instituição | Brasil; |
| Instituto/Departamento | Escola Politécnica; |
| Idioma | pt_BR; |
| Título | Modelo funcional de memória NAND Flash com injeção de falhas caracterizadas; |
| Resumo | A memória NAND Flash lidera o mercado de memórias não voláteis por prover soluções para aplicações móveis, juntando alta densidade de armazenamento em uma área de silício muito pequena e consumindo pouca energia (RICHTER, 2014). Devido à mecanismos específicos para a realização de operações na memória, elas se tornam suscetíveis à falhas funcionais de interferências, assim aumentando a importância do teste(HOU; LI, 2014). Esta dissertação apresenta o projeto de um modelo funcional de memória NAND Flash com inserção de falhas caracterizadas em 2 etapas, a primeira etapa ocorreu utilizando a ferramenta LogisimTM, projetada para desenvolver e simular circuitos lógicos de forma que possam ser apresentados visualmente, a segunda etapa consistiu no desenvolvimento também de forma modular e escalar em linguagem de descrição de hardware (VHDL). As 2 ferramentas possuem a implementação de um circuito de injeção de falhas, capaz de simular e aplicar falhas funcionais de interferência e stuck-at na memória desenvolvida. Com base no modelo comercial de memórias NAND Flash, o trabalho visa desenvolver os circuitos presentes na memória, respeitando a organização dos sinais e a organização das células em páginas e blocos, sendo uma característica específica para memórias NAND Flash. Após o desenvolvimento do modelo funcional, ocorreu a primeira etapa de verificação e validação da memória, composta pela varredura de endereços, criação e comparação dos valores esperados com valores de saída e utilização de algoritmos de teste para a validação final, finalizando o projeto com a verificação e validação de cada falha injetada para que assim tenha-se um modelo funcional de uma memória NAND Flash capaz de inserir uma determinada falha na posição exata da matriz de memória. Após a modelagem realizou-se simulações para avaliar aplicabilidade do projeto desenvolvido e os resultados mostram o atingimento de 100% de cobertura das falhas desenvolvidas, chegando ao objetivo de criar um modelo funcional para possibilitar a inserção de falhas foi atingido.; |
| Palavras-chave | Modelo funcional; Memória NAND Flash; Inserção de Falhas; LogisimTM. VHDL; Algoritmo de teste; Interferência; Stuck-at; |
| Área(s) do conhecimento | ACCNPQ::Engenharias::Engenharia Elétrica; |
| Tipo | Dissertação; |
| Data de defesa | 2018-05-28; |
| Agência de fomento | CAPES - Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; |
| Direitos de acesso | openAccess; |
| URI | http://www.repositorio.jesuita.org.br/handle/UNISINOS/7288; |
| Programa | Programa de Pós-Graduação em Engenharia Elétrica; |
Arquivos deste item
Este item aparece na(s) seguinte(s) coleção(s)
-
PPG Engenharia Elétrica [51]
PPG Engenharia Elétrica