| metadataTrad.dc.contributor.author | Lopes, Guilherme Ferreira; | 
| metadataTrad.dc.contributor.authorLattes | http://lattes.cnpq.br/5353531202872378; | 
| metadataTrad.dc.contributor.advisor | Krug, Margrit Reni; | 
| metadataTrad.dc.contributor.advisorLattes | http://lattes.cnpq.br/3524433143718420; | 
| metadataTrad.dc.contributor.advisor-co1 | Prade, Lucio Renê; | 
| metadataTrad.dc.contributor.advisor-co1Lattes | http://lattes.cnpq.br/6011299816045062; | 
| metadataTrad.dc.publisher | Universidade do Vale do Rio dos Sinos; | 
| metadataTrad.dc.publisher.initials | Unisinos; | 
| metadataTrad.dc.publisher.country | Brasil; | 
| metadataTrad.dc.publisher.department | Escola Politécnica; | 
| metadataTrad.dc.language | pt_BR; | 
| metadataTrad.dc.title | Modelo funcional de memória NAND Flash com injeção de falhas caracterizadas; | 
| metadataTrad.dc.description.resumo | A memória NAND Flash lidera o mercado de memórias não voláteis por prover soluções para aplicações móveis, juntando alta densidade de armazenamento em uma área de silício muito pequena e consumindo pouca energia (RICHTER, 2014). Devido à mecanismos específicos para a realização de operações na memória, elas se tornam suscetíveis à falhas funcionais de interferências, assim aumentando a importância do teste(HOU; LI, 2014). Esta dissertação apresenta o projeto de um modelo funcional de memória NAND Flash com inserção de falhas caracterizadas em 2 etapas, a primeira etapa ocorreu utilizando a ferramenta LogisimTM, projetada para desenvolver e simular circuitos lógicos de forma que possam ser apresentados visualmente, a segunda etapa consistiu no desenvolvimento também de forma modular e escalar em linguagem de descrição de hardware (VHDL). As 2 ferramentas possuem a implementação de um circuito de injeção de falhas, capaz de simular e aplicar falhas funcionais de interferência e stuck-at na memória desenvolvida. Com base no modelo comercial de memórias NAND Flash, o trabalho visa desenvolver os circuitos presentes na memória, respeitando a organização dos sinais e a organização das células em páginas e blocos, sendo uma característica específica para memórias NAND Flash. Após o desenvolvimento do modelo funcional, ocorreu a primeira etapa de verificação e validação da memória, composta pela varredura de endereços, criação e comparação dos valores esperados com valores de saída e utilização de algoritmos de teste para a validação final, finalizando o projeto com a verificação e validação de cada falha injetada para que assim tenha-se um modelo funcional de uma memória NAND Flash capaz de inserir uma determinada falha na posição exata da matriz de memória. Após a modelagem realizou-se simulações para avaliar aplicabilidade do projeto desenvolvido e os resultados mostram o atingimento de 100% de cobertura das falhas desenvolvidas, chegando ao objetivo de criar um modelo funcional para possibilitar a inserção de falhas foi atingido.; | 
| metadataTrad.dc.subject | Modelo funcional; Memória NAND Flash; Inserção de Falhas; LogisimTM. VHDL; Algoritmo de teste; Interferência; Stuck-at; | 
| metadataTrad.dc.subject.cnpq | ACCNPQ::Engenharias::Engenharia Elétrica; | 
| metadataTrad.dc.type | Dissertação; | 
| metadataTrad.dc.date.issued | 2018-05-28; | 
| metadataTrad.dc.description.sponsorship | CAPES - Coordenação de Aperfeiçoamento de Pessoal de Nível Superior; | 
| metadataTrad.dc.rights | openAccess; | 
| metadataTrad.dc.identifier.uri | http://www.repositorio.jesuita.org.br/handle/UNISINOS/7288; | 
| metadataTrad.dc.publisher.program | Programa de Pós-Graduação em Engenharia Elétrica; |