Autor |
Jaeger, Gabriel Antônio; |
Lattes do autor |
http://lattes.cnpq.br/9328894406448438; |
Orientador |
Krug, Margrit Reni; |
Lattes do orientador |
http://lattes.cnpq.br/3524433143718420; |
Co-orientador |
Moraes, Marcelo de Souza; |
Lattes do co-orientador |
http://lattes.cnpq.br/9576835729521922; |
Instituição |
Universidade do Vale do Rio dos Sinos; |
Sigla da instituição |
Unisinos; |
País da instituição |
Brasil; |
Instituto/Departamento |
Escola Politécnica; |
Idioma |
pt_BR; |
Título |
Desenvolvimento e análise comparativa de soluções para teste funcional de memória DRAM em testador automático industrial versus testador manual de bancada; |
Resumo |
A qualificação do processo produtivo poderá garantir a qualidade e a confiabilidade desejada dos produtos produzidos. Para isso, torna-se indispensável a compreensão do comportamento funcional dos componentes eletrônicos e das principais características de suas falhas. Por outro lado, o constante avanço tecnológico e o aumento na complexidade dos dispositivos agrega dificuldade na etapa de teste, pois com o aumento da densidade e da taxa de transmissão de dados das memórias, além das estruturas cada vez mais complexas, aumentam-se os desafios relacionados às estratégias de teste aplicadas, ao mesmo tempo que impõem a necessidade de um conhecimento aprofundado dos dispositivos desenvolvidos. Além disso, a constante evolução do mercado brasileiro no setor de semicondutores apresenta uma necessidade ainda maior do aperfeiçoamento dos processos e capacidade de testes de nível industrial, a fim de agregar valor, qualidade e gerar competitividade com o mercado internacional. Baseando-se neste contexto tevese como objetivo deste trabalho o desenvolvimento e validação de um programa de teste elétrico funcional para memórias para utilização em um equipamento ATE (Automatic Test Equipment) industrial de alto desempenho, e posteriormente uma análise comparativa entre a solução de teste desenvolvida e uma existente em um testador de bancada (Turbocats TCE3200LP). Os dispositivos alvo deste trabalho foram as memórias SDRAM DDR4. A plataforma utilizada no projeto foi o ATE Magnum V da Teradyne, para o qual foi desenvolvido o programa de teste, que utilizou alguns dos principais algoritmos de teste de memória encontrados na literatura e adequados ao teste de memórias SDRAM. A validação funcional do desenvolvimento do teste, bem como a análise comparativa, foi realizada através da análise de aderência entre falhas detectadas pelo programa de teste elaborado no ATE e as falhas detectadas através dos algoritmos existente na plataforma TCE3200LP. O nível de aderência dos resultados entre a solução de teste desenvolvida e os testador de bancada foi de 47%. Entretanto, a aderência entre o teste no ATE e as amostras selecionadas foi de aproximadamente 80%, apresentando maior similaridade com a condição real de cada amostra se comparado ao resultado obtido pelo TCE2300LP. Em outras palavras, o índice de cobertura de falhas da solução de teste desenvolvida apresenta melhores resultados do que a solução do testador de bancada TCE3200LP, sendo uma alternativa interessante para utilização em análises de falhas e caracterização de defeitos.; |
Abstract |
The qualification of the manufacturing process can guarantee the desired quality and reliability of the products produced. For this, it is essential to understand the functional behavior of electronic components and the main characteristics of their failures. On the other hand, the constant technological advancement and the increase in the complexity of the devices adds difficulty in the test steps, because with the increase of memory density and data speed rate, besides the increasingly complex structures, the challenges related to the applied test strategies, while imposing the need for a thorough knowledge of the developed devices. In addition, the constant evolution of the Brazilian market in the semiconductor sector presents an even greater need for process improvement and industrial level testing capabilities, in order to add value, quality and generate competitiveness with the international market. Based on this context, the objective of this work is the development and validation of a functional electrical memory test program for use in a high performance industrial Automatic Test Equipment (ATE), and later a comparative analysis between the developed test solution and a benchtop tester (Turbocats TCE3200LP). The target devices of this work are the DDR4 SDRAM memories. The test platform used in the project was Teradyne’s ATE Magnum V, for which one the test program was developed, which used some of the main memory testing algorithms found in the literature and suitable for SDRAM memory testing. The functional validation of the test development, as well as the comparative analysis, was performed through the results adherence analysis between failures detected by the ATE test program and the failures detected through the existing algorithms in the TCE3200LP platform. The adherence level of the results between the developed test solution and the bench testers was 47%. However, the adherence between the ATE test and the selected samples was approximately 80%, showing greater similarity with the actual condition of each sample compared to the result obtained by the TCE2300LP. In other words, the failure coverage index of the developed test solution yields better results than the TCE3200LP bench tester
solution and is an interesting alternative for use in fault analysis and defect characterization.; |
Palavras-chave |
Memórias SDRAM DDR4; Teste Elétrico Funcional; Algoritmos de Teste; Cobertura de Falhas; Análise de Falhas; SDRAM DDR4 Memories; Functional Electrical Test; Test Algorithms; Fault Coverage; Failure Analysis; |
Área(s) do conhecimento |
ACCNPQ::Engenharias::Engenharia Elétrica; |
Tipo |
Dissertação; |
Data de defesa |
2019-11-06; |
Agência de fomento |
Nenhuma; |
Direitos de acesso |
openAccess; |
URI |
http://www.repositorio.jesuita.org.br/handle/UNISINOS/9066; |
Programa |
Programa de Pós-Graduação em Engenharia Elétrica; |