RDBU| Repositório Digital da Biblioteca da Unisinos
Proposta de uma plataforma reconfigurável para testes de módulos SDRAM DDR3
- RDBU
- →
- Rede Jesuíta Brasil
- →
- Unisinos
- →
- Produção Acadêmica
- →
- Escola Politécnica
- →
- Teses e dissertações
- →
- Mestrado
- →
- PPG Engenharia Elétrica
- →
- Ver item
JavaScript is disabled for your browser. Some features of this site may not work without it.
| Autor | Lessinger, Samuel; |
| Lattes do autor | http://lattes.cnpq.br/0704569638418865; |
| Orientador | Krug, Margrit Reni; |
| Lattes do orientador | http://lattes.cnpq.br/3524433143718420; |
| Co-orientador | Rhod, Eduardo Luis; |
| Lattes do co-orientador | http://lattes.cnpq.br/2146647990461845; |
| Instituição | Universidade do Vale do Rio dos Sinos; |
| Sigla da instituição | Unisinos; |
| País da instituição | Brasil; |
| Instituto/Departamento | Escola Politécnica; |
| Idioma | pt_BR; |
| Título | Proposta de uma plataforma reconfigurável para testes de módulos SDRAM DDR3; |
| Resumo | O presente trabalho consiste em uma proposta de uma plataforma reconfigurável para testes de módulos de memória SDRAM DDR3. Testadores de módulos de memória consistem em sistemas de arquiteturas fechadas, nos quais o usuário possui pouca flexibilidade em sua utilização, transporte e são na maioria das vezes sistemas volumosos próprios para uso em bancadas. Neste cenário, uma plataforma portátil de baixo custo, que possibilite ao usuário descrever os algoritmos de teste torna-se interessante. A plataforma desenvolvida utiliza de Field Programmable Gate Arrays (FPGA) o que proporciona a característica de reconfiguração. Neste projeto foi proposta e validada uma estratégia de injeção de falhas do tipo Stuck-At-Zero, aliado a um sistema automático para coleta de vetores de teste e para a síntese em diferentes frequências de acesso aos módulos de memória. A etapa de validação do protótipo desenvolvido possibilitou reportar a captura de 131.751 falhas, graças ao framework criado para acompanhar a tarefa de injeção de falhas.; |
| Abstract | This work consists on a proposal of a DDR3 SDRAM memory module reconfigurable test platform. Memory module testers are usually closed architecture systems, in which the user has little flexibility in their use. In this scenario, a low-cost portable platform, which enables the user to describe his own test algorithm becomes interesting. This work explores the use of Field Programmable Gate Arrays (FPGAs) in order to construct a fully reconfigurable testing platform. In this work a Stuck-At-Zero fault injection strategy was proposed and validated. Results report the success in executing fault detection algorithms as well as the software framework developed for the fault injection campaign.; |
| Palavras-chave | Teste eletrônico; Memória SDRAM DDR3; Hardware reconfigurável; FPGA; Teste de memória; Electronic testing; DDR3 SDRAM memory; Reconfigurable hardware; Memory test; |
| Área(s) do conhecimento | ACCNPQ::Engenharias::Engenharia Elétrica; |
| Tipo | Dissertação; |
| Data de defesa | 2017-09-21; |
| Agência de fomento | PADIS - Programa de apoio ao desenvolvimento tecnológico da indústria de semicondutores; |
| Direitos de acesso | openAccess; |
| URI | http://www.repositorio.jesuita.org.br/handle/UNISINOS/6724; |
| Programa | Programa de Pós-Graduação em Engenharia Elétrica; |
Arquivos deste item
Este item aparece na(s) seguinte(s) coleção(s)
-
PPG Engenharia Elétrica [48]
PPG Engenharia Elétrica