RDBU| Repositório Digital da Biblioteca da Unisinos

Development of an artificial neural network architecture using programmable logic

Mi

Mostrar el registro sencillo del ítem

metadataTrad.dc.contributor.author Cottens, Pablo Eduardo Pereira de Araujo;
metadataTrad.dc.contributor.authorLattes http://lattes.cnpq.br/2811182488439373;
metadataTrad.dc.contributor.advisor Silva, Marcio Rosa da;
metadataTrad.dc.contributor.advisorLattes http://lattes.cnpq.br/2777915645832000;
metadataTrad.dc.contributor.advisor-co1 Figueiredo, Rodrigo Marques de;
metadataTrad.dc.contributor.advisor-co1Lattes http://lattes.cnpq.br/0192178587738651;
metadataTrad.dc.publisher Universidade do Vale do Rio dos Sinos;
metadataTrad.dc.publisher.initials Unisinos;
metadataTrad.dc.publisher.country Brasil;
metadataTrad.dc.publisher.department Escola Politécnica;
metadataTrad.dc.language pt_BR;
metadataTrad.dc.title Development of an artificial neural network architecture using programmable logic;
metadataTrad.dc.description.resumo Normalmente Redes Neurais Artificiais (RNAs) necessitam estações de trabalho para o seu processamento, por causa da complexidade do sistema. Este tipo de arquitetura de processamento requer que instrumentos de campo estejam localizados na vizinhança da estação de trabalho, caso exista a necessidade de processamento em tempo real, ou que o dispositivo de campo possua como única tarefa a de coleta de dados para processamento futuro. Este projeto visa criar uma arquitetura em lógica programável para um neurônio genérico, no qual as RNAs podem fazer uso da natureza paralela de FPGAs para executar a aplicação de forma rápida. Este trabalho mostra que a utilização de lógica programável para a implementação de RNAs de baixa resolução de bits é viável e as redes neurais, devido à natureza paralelizável, se beneficiam pela implementação em hardware, podendo obter resultados de forma muito rápida.;
metadataTrad.dc.description.abstract Currently, modern Artificial Neural Networks (ANN), according to their complexity, require a workstation for processing all their input data. This type of processing architecture requires that the field device is located somewhere in the vicintity of a workstation, in case real-time processing is required, or that the field device at hand will have the sole task of collecting data for future processing, when field data is required. This project creates a generic neuron architecture in programmabl logic, where Artifical Neural Networks can use the parallel nature of FPGAs to execute applications in a fast manner, albeit not using the same resolution for its otputs. This work shows that the utilization of programmable logic for the implementation of low bit resolution ANNs is not only viable, but the neural network, due to its parallel nature, benefits greatly from the hardware implementation, giving fast and accurate results.;
metadataTrad.dc.subject FPGA; SoC; Redes neurais artificiais; Neuronio em hardware; Artificial neural network; Hardware neuron;
metadataTrad.dc.subject.cnpq ACCNPQ::Engenharias::Engenharia Elétrica;
metadataTrad.dc.type Dissertação;
metadataTrad.dc.date.issued 2016-03-07;
metadataTrad.dc.description.sponsorship Nenhuma;
metadataTrad.dc.rights openAccess;
metadataTrad.dc.identifier.uri http://www.repositorio.jesuita.org.br/handle/UNISINOS/5411;
metadataTrad.dc.publisher.program Programa de Pós-Graduação em Engenharia Elétrica;


Ficheros en el ítem

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem

Buscar

Búsqueda avanzada

Listar

Mi cuenta

Estadísticas