Modelo funcional de memória NAND Flash com injeção de falhas caracterizadas
| Orientador(a) (dc.contributor.advisor) | Krug, Margrit Reni | |
| Coorientador(a) (dc.contributor.advisor-co1) | Prade, Lucio Renê | |
| Lattes Coorientador(a) (dc.contributor.advisor-co1Lattes) | http://lattes.cnpq.br/6011299816045062 | pt_BR |
| Lattes Orientador(a) (dc.contributor.advisorLattes) | http://lattes.cnpq.br/3524433143718420 | pt_BR |
| Autor(a) (dc.contributor.author) | Lopes, Guilherme Ferreira | |
| Autor(a) Lattes (dc.contributor.authorLattes) | http://lattes.cnpq.br/5353531202872378 | pt_BR |
| Data de Disponibilização (dc.date.accessioned) | 2018-09-21T17:00:26Z | |
| dc.date.available (dc.date.available) | 2018-09-21T17:00:26Z | |
| Data da defesa / Data do evento (dc.date.issued) | 2018-05-28 | |
| Resumo (dc.description.resumo) | A memória NAND Flash lidera o mercado de memórias não voláteis por prover soluções para aplicações móveis, juntando alta densidade de armazenamento em uma área de silício muito pequena e consumindo pouca energia (RICHTER, 2014). Devido à mecanismos específicos para a realização de operações na memória, elas se tornam suscetíveis à falhas funcionais de interferências, assim aumentando a importância do teste(HOU; LI, 2014). Esta dissertação apresenta o projeto de um modelo funcional de memória NAND Flash com inserção de falhas caracterizadas em 2 etapas, a primeira etapa ocorreu utilizando a ferramenta LogisimTM, projetada para desenvolver e simular circuitos lógicos de forma que possam ser apresentados visualmente, a segunda etapa consistiu no desenvolvimento também de forma modular e escalar em linguagem de descrição de hardware (VHDL). As 2 ferramentas possuem a implementação de um circuito de injeção de falhas, capaz de simular e aplicar falhas funcionais de interferência e stuck-at na memória desenvolvida. Com base no modelo comercial de memórias NAND Flash, o trabalho visa desenvolver os circuitos presentes na memória, respeitando a organização dos sinais e a organização das células em páginas e blocos, sendo uma característica específica para memórias NAND Flash. Após o desenvolvimento do modelo funcional, ocorreu a primeira etapa de verificação e validação da memória, composta pela varredura de endereços, criação e comparação dos valores esperados com valores de saída e utilização de algoritmos de teste para a validação final, finalizando o projeto com a verificação e validação de cada falha injetada para que assim tenha-se um modelo funcional de uma memória NAND Flash capaz de inserir uma determinada falha na posição exata da matriz de memória. Após a modelagem realizou-se simulações para avaliar aplicabilidade do projeto desenvolvido e os resultados mostram o atingimento de 100% de cobertura das falhas desenvolvidas, chegando ao objetivo de criar um modelo funcional para possibilitar a inserção de falhas foi atingido. | pt_BR |
| Agência de fomento (dc.description.sponsorship) | CAPES - Coordenação de Aperfeiçoamento de Pessoal de Nível Superior | pt_BR |
| URI (dc.identifier.uri) | http://www.repositorio.jesuita.org.br/handle/UNISINOS/7288 | |
| Idioma (dc.language) | pt_BR | pt_BR |
| Nome da instituição (dc.publisher) | Universidade do Vale do Rio dos Sinos | pt_BR |
| País da Instituição (dc.publisher.country) | Brasil | pt_BR |
| Departamento (dc.publisher.department) | Escola Politécnica | pt_BR |
| Sigla da Instituição (dc.publisher.initials) | Unisinos | pt_BR |
| Programa (dc.publisher.program) | Programa de Pós-Graduação em Engenharia Elétrica | pt_BR |
| Direitos de acesso ao documento (dc.rights) | openAccess | pt_BR |
| Assunto (dc.subject) | Modelo funcional | pt_BR |
| Assunto (dc.subject) | Memória NAND Flash | pt_BR |
| Assunto (dc.subject) | Inserção de Falhas | pt_BR |
| Assunto (dc.subject) | LogisimTM. VHDL | pt_BR |
| Assunto (dc.subject) | Algoritmo de teste | pt_BR |
| Assunto (dc.subject) | Interferência | pt_BR |
| Assunto (dc.subject) | Stuck-at | pt_BR |
| Tema (CNPq) (dc.subject.cnpq) | ACCNPQ::Engenharias::Engenharia Elétrica | pt_BR |
| Título (dc.title) | Modelo funcional de memória NAND Flash com injeção de falhas caracterizadas | pt_BR |
| Tipo de arquivo (dc.type) | Dissertação | pt_BR |
Arquivos
Pacote original
1 - 1 de 1
Carregando...
- Nome:
- Guilherme Ferreira Lopes_.pdf
- Tamanho:
- 3.89 MB
- Formato:
- Adobe Portable Document Format
- Descrição:
- falhas_caracterizadas
Licença do pacote
1 - 1 de 1
Carregando...
- Nome:
- license.txt
- Tamanho:
- 2.12 KB
- Formato:
- Item-specific license agreed upon to submission
- Descrição: